인텔 Tick-Tock 라이프 사이클의 변화

출처 : 미래에셋증권 도현우 analyst

http://www.smartmiraeasset.com/upload/rboard/ANALYSIS/attach/201604/a_20160408_B4510_s04775_591.pdf

인텔이 제품 출시 전략을 변경한 이유는 우선 공정 개선이 힘들기 때문이다. 과거 미세공정 전환은 주로 노광 장비의 해상도 개선과 함께 진행되었다. 반도체 업체 입장에서는 비교적 낮은 비용과 상대적으로 큰 노력 없 이 제품 성능의 개선이 가능했다. 하지만 30nm 공정이 가능한 ArF-Immersion 장비부터는 해상도 개선이 이루어지지 않고 있다. ArF-Immersion 장비보다 해상도가 높은 장비는 EUVL 인데 이는 2018 년 이후에나 상용화 될 예정이다.

반도체 업계는 노광 장비의 한계를 패터닝 공정 개선과 트랜지스터 구조 개선으로 풀어내고 있다. 패터닝을 두 번해서 해상도를 30nm 이하로 축소시키는 더블패터닝을 도입했다. 또 같은 트랜지스터 사이즈에서 더 낮 은 전력 소모와 높은 성능이 가능한 FinFET 구조를 도입해 14nm 수준까지 성능 개선을 이끌어내었다.

하지만 이런 방법들은 근본적인 노광의 개선 없이 이루어낸 결과라 문제점도 존재한다. 공정 비용이 크게 상 승한다. 더블패터닝은 증착과 식각의 단계가 늘어난다. 재료와 장비의 소요량이 늘어나고 생산성도 하락한다. 10nm 부터 본격적으로 도입될 것으로 보이는 쿼드러플패터닝은 생산성을 추가적으로 하락시킬 것이다. FinFET 트랜지스터도 과거보다 복잡한 공정으로 제조 비용이 크게 상승했다.

PC 수요가 증가할 때는 비용 부담이 있어도 적극적인 공정 개선을 시도할 수 있다. 하지만 현재는 PC 수요 가 감소하고 있다. PC 성능이 크게 증가해도 소비자들이 지갑을 열지 않는다. 이런 상황에서는 인텔이 큰 비 용 부담을 지면서까지 공정 개선을 적극적으로 할 필요가 없다.